A3P250-FG256 تراشه مدار مجتمع SMD SM TFPGA آرایه گیت قابل برنامه ریزی میدانی

توضیحات محصول

A3P250-FG256 SMD / SM TFPGA - آرایه گیت قابل برنامه ریزی میدانی

ویژگی

• گیت های سیستمی 15 K تا 1 M

• حداکثر 144 کیلوبیت SRAM دو پورت واقعی

• حداکثر 300 ورودی/خروجی کاربر

• 130 نانومتر، فلز 7 لایه (6 مس)، فرآیند CMOS مبتنی بر فلش

• پشتیبانی فوری در سطح 0

• راه حل تک تراشه

• طراحی برنامه ریزی شده را هنگام خاموش شدن حفظ می کند

• عملکرد سیستم 350 مگاهرتز

• 3.3 ولت، 66 مگاهرتز 64 بیت PCI†

• ISP با استفاده از رمزگشایی استاندارد رمزگذاری پیشرفته 128 بیتی روی تراشه (به جز دستگاه‌های ProASIC®3 دارای قابلیت ARM) از طریق JTAG (مطابق با IEEE 1532)†

• FlashLock® برای ایمن کردن محتوای FPGA

• ولتاژ هسته برای توان کم

• پشتیبانی از سیستم‌های 1.5 V-Only • سوئیچ‌های فلاش با امپدانس کم • مسیریابی سلسله مراتبی و ساختار ساعت تقسیم‌بندی شده • DDR 700 مگابیت در ثانیه، ورودی/خروجی با قابلیت LVDS (A3P250 و بالاتر)

• عملکرد ولتاژ مختلط 1.5 ولت، 1.8 ولت، 2.5 ولت و 3.3 ولت

• پشتیبانی از ولتاژ منبع تغذیه برد وسیع در هر JESD8-B، اجازه می دهد ورودی/خروجی از 2.7 ولت تا 3.6 ولت کار کند • ولتاژ ورودی/خروجی قابل انتخاب بانک — تا 4 بانک در هر تراشه

• استانداردهای ورودی/خروجی تک سر: LVTTL، LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V، 3.3 V PCI / 3.3 V PCI-X† و LVCMOS 2.5 V / 5.0 V ورودی

• استانداردهای ورودی/خروجی متفاوت: LVPECL، LVDS، B-LVDS، و M-LVDS (A3P250 و بالاتر) • ثبت ورودی/خروجی در ورودی، خروجی، و مسیرهای فعال

• ورودی/خروجی با قابلیت تعویض گرم و سرد

• نرخ چرخش خروجی قابل برنامه ریزی† و قدرت درایو • کشش ضعیف/بالا/پایین

• تست اسکن مرزی IEEE 1149.1 (JTAG).

• بسته های سازگار با پین در خانواده ProASIC3