تراشه های حافظه SGRAM-GDDR5 EMMC 32 بیتی 4G 128MX32 SMD SMT

توضیحات محصول

حافظه اصلی EDW4032BABG-70-FR DRAM GDDR5 4G 128MX32 FBGA

امکانات

• VDD = VDDQ = 1.6V/1.55V/1.5V ±3% و 1.35V ±3%

• سرعت داده: 6.0 گیگابیت بر ثانیه، 7.0 گیگابیت بر ثانیه، 8.0 گیگابیت بر ثانیه

• 16 بانک داخلی • چهار گروه بانک برای tCCDL = 3 tCK

• معماری 8n-bit prefetch: 256 بیت در هر آرایه دسترسی خواندن یا نوشتن برای x32.128 بیت برای x16 • طول انفجار (BL): فقط 8

• تأخیر CAS قابل برنامه ریزی: 7–25

• تأخیر WRITE قابل برنامه ریزی: 4–7

• تأخیر CRC READ قابل برنامه ریزی: 2-3

• تأخیر CRC WRITE قابل برنامه ریزی: 8–14

• الگوی نگهداری EDC قابل برنامه ریزی برای CDR

• Precharge: گزینه خودکار برای هر دسترسی پشت سر هم

• حالت های تازه سازی خودکار و خود تازه سازی

• چرخه های تازه سازی: 16384 چرخه/32 میلی ثانیه

• رابط: خروجی های سازگار با تخلیه شبه باز (POD-15): 40Ω pull-down، 60Ω pull-up

• پایان روی قالب (ODT): 60Ω یا 120Ω (NOM)

• کالیبراسیون خودکار ODT و قدرت درایور خروجی با پین ZQ مقاومت خارجی: 120Ω

• خاتمه قابل برنامه ریزی و جبران قدرت راننده

• VREF خارجی یا داخلی قابل انتخاب برای ورودی داده.افست های قابل برنامه ریزی برای VREF داخلی

• VREF خارجی را برای ورودی های آدرس/فرمان جدا کنید

• TC = 0°C تا +95°C

• پیکربندی حالت x32/x16 در روشن شدن با پین EDC تنظیم شده است

• رابط تک پایانی برای داده، آدرس و فرمان

• ورودی های ساعت دیفرانسیل نرخ داده یک چهارم CK_t، CK_c برای آدرس و دستورات

• دو ورودی ساعت دیفرانسیل نیم نرخ داده، WCK_t و WCK_c، هر کدام با دو بایت داده (DQ، DBI_n، EDC) مرتبط هستند.

• داده های DDR (WCK) و آدرس دهی (CK)

• فرمان SDR (CK)

• نوشتن تابع ماسک داده از طریق گذرگاه آدرس (ماسک تک یا دو بایتی)

• وارونگی گذرگاه داده (DBI) و وارونگی گذرگاه آدرس (ABI)

• ورودی/خروجی PLL روشن/خاموش حالت

• تصحیح کننده چرخه کاری (DCC) برای ساعت داده (WCK)

• قفل دیجیتال RAS